简介:近日,中国科学院半导体研究所科研人员在新型高速直接数字频率合成(DDS)芯片研制中取得突破性进展,采用0.35μm常规互补金属氧化物半导体电路(CMOS)工艺,研制出合成时钟频率达2kMHz的新一代不需要只读存储器的低功耗直接数字频率合成(ROM-LESSDDS)高速芯片。目前,这种CMOSDDS结构方式的芯片速度指标处于国际同类芯片领先地位,此前国际上报道的类似芯片的合成时钟频率仅为1.2kMHz。
简介:频率合成器称为电子系统的"心脏",直接数字频率合成器(DDS)相对于传统的频率合成技术具有很明显的优点。然而,存在着输出频率有限、输出杂散严重的问题。用FPGA实现DDS受制于芯片本身运行速度和功耗的影响,因此,基于FPGA实现高速、低功耗的DDS具有重要的意义。主要设计了一种并行DDS结构。相位累加器采用四路并行,并在每一路采用两级流水线结构提高寻址速度。通过查找表与类似于坐标旋转数字计算(CORDIC)算法的角度旋转方法相结合实现相幅转换。最后,采用多相结构实现四路并行输出,得到约-120dB的无杂散动态范围(SFDR)的正交波形。四路并行结构相对于单路DDS,输出信号频谱带宽提高了四倍。