简介:近日,中国科学院半导体研究所科研人员在新型高速直接数字频率合成(DDS)芯片研制中取得突破性进展,采用0.35μm常规互补金属氧化物半导体电路(CMOS)工艺,研制出合成时钟频率达2kMHz的新一代不需要只读存储器的低功耗直接数字频率合成(ROM-LESSDDS)高速芯片。目前,这种CMOSDDS结构方式的芯片速度指标处于国际同类芯片领先地位,此前国际上报道的类似芯片的合成时钟频率仅为1.2kMHz。
简介:随着通信技术与信息技术的不断发展,为了使频率资源能够得到充分的应用,现代通信、雷达以及导航系统等,其工作频率已逐渐由微波波段向毫米波波段发展,而毫米波频率合成器作为这些系统的主要部分,其性能好坏与系统的整体性能息息相关。另外,随着上述各系统的工作频段逐渐向毫米波波段发展,毫米波频率合成器的需求也得到了急剧的增长。文章将介绍一种单片机控制的主要由直接数字频率合成器(DDS)、锁相环(PLL)以及倍频器等组成的频率合成技术来实现Ka波段频率合成器的方案,以及其电路仿真的设计。
简介:频率计是常用的测量仪器,它通过对单位时间内的信号脉冲进行计数测量出信号的频率。用Lattice公司生产的ISP系列在线可编程器件ISPLSI1032可以设计实现数字频率计。硬件主要有主板及显示两大模块,软件部分采用VHDL硬件描述语言进行设计,最后实现在6组LED数码管上显示频率为1~999999Hz的数字频率计。ComplexPro-grammableLogicDevice(CPLD)复杂可编程逻辑器件是一种用户根据各自需要而自行构造逻辑功能的数字集成电路,其基本设计方法是借助集成开发软件平台,用硬件描述语言生成相应的目标文件,通过下载电缆将代码传送到目标芯片中进而完成设计的数字系统。该方法设计灵活,便于实现。