简介：VHDL作为一种电路硬件描述语言,目前正在被越来越多的电子技术设计人员所应用,本文阐述了VHDL的特点,通过一个简单的例子介绍了VHDL语言的应用,说明了实现电子电路和自动化设计(EDA)过程。

简介：本文介绍了VHDL及其特点,通过对电子钟系统三种不同形式的VHDL设计方法,说明了不同的VHDL描述形式对器件资源利用、系统的运行速度的影响.

简介：VHDL语言是现代电子设计的重要工具，数据对象是其中的重要语言要素．数据对象是VHDL语言要素的重要内容之一，通常有常量、变量和信号3类．变量与信号经综合后都能引入寄存器，从而产生相同的逻辑电路，初始值的功效相同；不同之处为定义位置、适用范围、延时行为特性等．

简介：文章介绍了直接数字频率合成（DDS）的原理,采用MultisimVHDL模块和元件向导功能构建了一个DDS模型元件,并通过仿真验证了设计的正确性,该模块具有较高的频率分辨率,且实现了频率调节时相位完全连续,具有广泛的应用价值。

简介：叙述EDA工具QuartusII和LeonardoSpectrum在Altera公司CPLD器件开发中的应用,介绍可编程逻辑器件的开发流程,给出提高VHDL综合质量的几点经验

简介：帧同步是数字同步复接设备中的重要部分。本文采用FPGA设计了一种基于同步状态机的帧同步检测电路，具有帧同步的前方保护和后方保护以及接收端的定时功能，可以集成在一片FPGA芯片内，用于数字通信系统收端的帧同步和定时。

简介：论述了在基于FPGA的EHW内进化实验中特定格式的染色体编码表示和相应的VHDL程序自动生成的基本概念，制定了具体规则和方法，奠定了硬件进化及评估过程实现全自动运行的基础，并对自动生成的结果予以实际验证。该方法能在使用不同的FPGA芯片作为演化载体时，避免对不同的数据流进行格式分析，以便在通用的EDA环境中，直接实现以二进制数串表示的染色体自动处理和相关配置文件的形成。按此方式可在很大程度上摆脱对某些固定类型FPGA芯片的依赖，有助于建立方便、实用的EHW环境。

简介：提出了一种利用VHDL语言设计步进电机控制器的思路。该控制器能实现速度控制、工作方式选择等多种功能。详细讨论了该控制器的结构、各模块的功能及仿真分析结果。结果表明：该系统具有修改方便、使用灵活、可靠性高、可移植性强等优点。

简介：本文介绍了一种基于FPGA的双输入单输出模糊控制器的简化设计，并根据控制器的要求利用超高速集成电路硬件描述语言VIID（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage）设计了加法器、减法器等运算器。整个设计过程采用自定向下的设计方法，并在MAXPLUSⅡ10．2环境下通过编译和仿真。

简介：本文提出了一种用于组帧接收端的VHDL实现方法，该方法具通用性可作为一个器件嵌入各种设计与应用当中。该实现具有很好实时性和较强抗干扰能力。

简介：FIR滤波器以其良好的线性性能被广泛应用，它属于数字信号处理的基本模块之一。基于FPGA的FIR滤波器兼顾了实时性、灵活性和可靠性，是嵌入式系统中常用的FIR滤波器实现方法。本文的数据结构采用国际通用的IEEE754单精度浮点数，其计算精度能够满足一般系统的设计要求；而且本文的FIR滤波器实现方法在运算速度和硬件资源上做了较好地权衡，降低了算法对硬件的依赖性，使得本方法可以作为一个通用模块直接嵌入在系统中。

简介：本文通过分析多路彩灯控制器设计原理,采用硬件描述语言实现8路彩灯控制器的设计,具有可编程性、线路简单、可靠性高等特点,并通过仿真对结果进行了验证,加深了用VHDL语言进行电路设计的方法,在实际运用中具有很强的指导意义。

简介：在原有嵌入TCP/IP协议基于上加入HTTP/1.1将构成一个功能较为简单的嵌入式WebServer,嵌入式WebServer由本地网络协议处理器、TCP处理器、IP数据包接收和发送处理及存储器、嵌入式WebServerIP的地址寄存器、传感器数据采集接口组成,1嵌入式WebServer中的协议裁减

简介：摘要汉字滚动显示器的传统设计方法是用单片机来控制的，虽然单片机方案具有价格低廉，程序编程灵活等特点，但由于单片机硬件资源的限制，未来对设计的变更和升级，总是要付出较多研发经费和较长投放市场周期的代价，甚至有可能需要重新设计。在以显示为主的系统中，单片机的运算和控制等主要功能的利用率很低，单片机的优势得不到发挥，相当于很大的资源浪费。

简介：主要利用硬件描述语言实现FIR数字滤波器的设计。介绍了数字滤波器的研究背景、发展过程和应用现状,分析了传统的数字硬件系统设计方法与采用硬件描述语言的数字硬件系统设计方法的不同,重点阐述了FIR数字滤波器的原理和采用硬件描述语言的设计方法,在QuartusII6.0环境中设计了采样频率为44KHz,截止频率为10.4KHz,输入8位输出8位的线性相位FIR数字滤波器,给出了设计的仿真结果。结果表明该设计能够满足FIR数字滤波器的设计要求,对FPGA硬件资源的利用高效合理。

简介：介绍一种在FPGA中运用VHDL语言实现数字频率计的方法。该频率计其频率测量范围为0Hz～100MHz，测量结果用8只数码管显示。其设计方法与传统的设计方法相比，具有外围电路简单，程序修改灵活和调试容易等特点。

简介：介绍了硬件描述语言VHDL的结构及设计方法，用VHDL语言设计了定点原码一位乘法器并通过CPLD器件实现了定点原码一位乘法器的实验过程．