简介：结合产品开发中的实际案例，分析了测试测量电路中的共地干扰的常见现象，产生原因，以及在电路设计和PCB布线中如何避免和解决此类问题的一些思路。为此类问题的研究，尤其是实际的产品开发，提供一些借鉴。

简介：作为信息技术产业的“食粮”，集成电路（IC）技术水平发展与应用规模已成为衡量一个国家综合国力的重要指标。而近些年，我国的IC产业在多个方面产生了可观的突破．据有关数据显示，2016年我国在IC设计、制造与封测三大领域都突破了1000亿人民币的大关，且在今年Q1季度仍然呈现高增长态势，分别保持着23．8％、25．5％与11．2％的增长率，2017年也将正式成为实现2000亿美元的IC进口第五年。

简介：金鸡报晓，充满希望和期待的2017年到来了!我们应该思考什么？当前，国家通过供给侧改革，使中国经济结构进行调整，确保中国经济更好地可持续发展。其间，发生原辅材料的价格调整，应该是暂时的现象。

简介：楷登电子（美国Cadence公司）5月发布全新CadenceVimlosoSystemDesignPlatform，结合CadenceVimtoso平台与Mlegro及Sigrity技术，打造一个正式的、优化的自动协同设计与验证流程。

简介：为了减少复杂设计中可能的亚稳态风险，不少公司都采用工具或人工来检查设计中存在跨时钟域的问题。传统的检查方法只能检查设计中是否做了跨时钟域的处理，却无法检查处理得是否合理，而静态Formal验证技术采用数学穷举的方法，利用断言对设计中的同步器进行快速验证，确保数据的可靠传输，有效避免了一些设计缺陷。Mentor公司的QuestaCDC和Forma1工具可以对设计进行跨时钟域的检查，并可用Formal引擎证明设计中跨时钟域同步器与其断言的一致性，可极大地提高复杂设计的验证效率和鲁棒性。