简介：随着EEPROM存储器件在太空和军事领域的广泛应用，国际上对EEPROM抗辐射性能的研究越来越多。为了满足太空及军事领域的需要，文章分别研究了FLOTOX和SONOS两种EEPROM工艺制成的存储单元在辐射条件下所受的影响，比较了FLOTOX和SONOS单元抗辐射性能的优劣，得出由于FLOTOX单元受工艺和结构的限制，抗辐射性能不如SON0s单元。同时在做抗辐射加固设计时，FLOTOX单元还需要考虑到电压耦合比的问题，且不利于等比例缩小。文章的研究不但满足了目前的工作需要，还为以后抗辐射EEPROM制作提供了理论基础。

简介：文章对版图优化方法进行了研究，给出了几种版图优化的方法。通过研究发现，对于体硅而言要提高单元速度主要是通过减小源漏面积来实现；而对于SOI单元要提高速度只能通过减小单元的源漏周长来实现。通过仿真对比普通结构栅、叉指结构栅和环形结构栅的组成的反向器环振周期，可以发现采用叉指结构和环形栅结构不仅能有效减小单元面积，并且能通过减小源漏周长提高单元速度。

简介：

简介：JUnit是一个简单的编写可重复的测试框架。在单元测试框架中,它是xUnit架构的一个实例。JUnit框架已集成在Myeclipse环境中,只需进行简单的操作即可生成测试代码;同时,Myeclipse也集成了Ant编译工具,可生成测试报告。这种测试环境不但具有简化的测试过程,而且具有完善的测试结果,同时具有跨平台性。

简介：静态存储器（SRAM）功耗是整个芯片功耗的重要组成部分,并且大规模SRAM的仿真在芯片设计中也相当费时。提出了一种基于40nmCMOS工艺、适用于FPGA芯片的SRAM单元结构,并为该结构设计了外围读写控制电路。仿真结果表明,该结构的SRAM单元在保证正确的读写操作下,静态漏电电流远远小于同工艺下普通阈值CMOS管构造的SRAM单元。同时,为了FPGA芯片设计时大规模SRAM功能仿真的需要,为SRAM单元等编写了verilog语言描述的行为级模型,完成了整个设计的功能验证。

简介：通过电抗加载来控制方向图主瓣指向的天线称为电控无源阵列天线，简称ESPAR天线。提出了一种三单元H形缝隙耦合馈电贴片ESPAR相控阵天线，该天线通过分别改变加在两侧寄生辐射贴片馈电端的直流控制电压来改变相应的电抗加载值，从而使其实现宽波束扫描。给出了该天线的详细分析，以及电磁仿真结果，结果表明，该天线在H面上能实现-30°～30°的宽波束扫描。

简介：提出了一个基于商用65nm工艺在晶体管级设计抗辐射数字标准单元库的方法。因为当C单元的两个输入是不同的逻辑值时输出会进入高阻模式，并保持输出逻辑电平不变，而当输入端有相同的逻辑值时，C单元的功能就像一个反相器的特性。因此它有把因为辐射粒子引起的单粒子翻转（SEU）效应或单粒子传输（SET）效应所产生的毛刺滤除掉的能力。在这个标准单元库中包含了在晶体管级使用C单元设计了抗辐射的触发器，以便于芯片设计者可以使用这个库来设计具有更高抗辐射能力和减小面积、功耗和延迟的芯片。在最后为了能表征标准单元在硅片上的延迟特性，一个基于环形振荡器的芯片结构用来测量每个单元的延迟，以及验证抗辐射能力。延迟测量结果跟版图后仿真结果偏差在10％以内。

简介：文章首先分析了静态随机存储器（SRAM）6T存储单元结构的基本工作原理，总结了6T存储单元的优缺点并介绍了存储单元的重要参数静态噪声容限（SNM）。在此基础上给出了一种基于实际深亚微米CMOS工艺的存储单元的设计方法，该方法的优势在于首先考虑单个读、写操作的限制，然后将多个限制因素综合在一起考虑，并通过三维曲线图形为仿真提供指导，以提高设计效率，缩短设计周期。最后给出了存储单元的晶体管参数并采用Hspice进行验证，仿真结果表明，采用这种方法设计出来的单元是稳定可靠的。