镀金引线芯片去金工艺技术研究

段乔 杨璐 潘颖 程霄 马军伟

西安北方光电科技防务有限公司 西安市 710043

摘要：随着我国武器装备自主可控要求的不断推进，电子产品国产化器件的比例越来越高，在这些国产元器件中，出于可焊性和防腐蚀的要求，多数的国产器件的引脚均要求涂镀厚度为1. 3 ～ 5.7μm 的金镀层。然而，镀金的引脚在焊接前若不去除金层，会使金在焊接过程中熔入焊点形成脆性的金属间化合物，短期内焊点功能正常，长时间使用之后焊点容易从脆性的金属间化合物界面开始出现裂纹并最终开裂失效，出现焊点金脆现象，最终影响产品实物质量。本文介绍了几种常见的去金方式，分析了各自的优缺点。并通过选取典型封装（QFP100）芯片，分别从工艺流程制定、夹具设计、工艺参数选择、去金结果分析四个方面重点研究波峰去金方式。

关键词：去金工艺；检查验收；夹具设计；波峰去金

1 引言

电子装联中，特别是高可靠性应用场合，镀金印制板和镀金引线元器件应用越来越多。镀金引线在焊接前若不去除金层，会使金在焊接过程中融入焊点形成脆性的金属件化合物，短期内焊点功能正常，长时间使用之后焊点容易从脆性的金属间化合物界面开始出现裂纹并最终开裂失效，出现焊点金脆现象。去金工艺目前主流方法是采用置换原理将金元素逐步析出，并控制在可接受的范围内（3wt%）。主要有手工多次去金、波峰去金和回流去去金三种方式，但对于体积越来越小、引线间距越来越密集的表面贴装器件（SMD）来说，手工多次去金几乎是不可能完成的任务。虽然业内对去金的标准尚不一致，国内电子行业中对镀金引线的“去金”要求执行情况较差，在工艺文件中也没有明确提出元器件去金要求，但是在高可靠性应用场合本着追求最高可靠性的原则，有必要对镀金引线进行去金处理。在选择去金工艺时，应仔细对元器件类型进行识别，选择合适的方法，既有效去金又不隐形损伤元器件。

2 常见去金方式研究

目前主流的去金方式主要有以下几种：

（1）手工去金法。使用烙铁进行手工去金，去金温度一般为260 ℃～280 ℃，时间为2 s～3 s，然后用吸锡绳加热后吸去表面的金层，若表面镀金层大于2.5μm，应再进行一次去金处理。

（2）波峰去金法。采用小型波峰焊接设备，由于焊锡是连续流动的，因此很容易去除镀金层，但采用此方法时，应对锡槽中的焊料成分进行严格控制。

（3）回流去金法。利用返修工作站或控温性加热板（开放环境下模拟回流焊曲线的设备）通过回流焊工艺去金是针对特殊表面贴装器件（SMD）采用的去金方法。这主要是因为，目前越来越多的高可靠性元器件采用陶瓷封装，如CQFP和CLCC等，这些元器件的去金和焊接必须要求逐步升温的方法。具体操作时，需要设计专用印制板工装，按照印刷焊膏和回流焊接的工艺流程进行，在锡膏融化后，迅速将元器件取下，在高温条件下，用吸锡绳子吸去焊料，从而达到去金目的。

（4）静止去金法。采用双锡锅去金，首先将已涂覆助焊剂的镀金引线在去金专用锡锅中浸2 s～3 s，温度可略低于手工去金温度（较烙铁头有更好的传热效率）；之后再将引线浸入普通锡锅中进行二次去金，时间、温度与去金锡锅相同。操作时，应使用纱布对引线根部进行保护，防止焊料沿引线爬升，损害器件本体。

以上去金方式的操作方法比较如下表1所示：

表1 不同去金方法比较

名称	工具	温度冲击	机械损伤	去金效果	综合 评价
手工去金	智能烙铁	反复热冲击 热冲击高	吸锡绳反复接 触引线，机械 损伤大	一致性不好	差
静止去金	熔锡炉	两次热冲击 热冲击较高	无机械损伤	一致性好	良
波峰去金	波峰焊接 设备	一次热冲击 热冲击较小	无机械损伤	一致性好	优
回流去金	回流焊接 设备	没有热冲击 热冲击较小	无机械损伤	一致性好	可

3 去金工艺研究

3.1样本选型

选用了一款CQFP100 封装的数字视频接口编码芯片，芯片尺寸为17mm × 17 mm，引脚间距0. 5 mm，引脚可焊端长度1.25 mm。该芯片存在引脚细短、易变形、引脚密、易连锡的问题；同时引脚根部无阻焊，若去金不当会导致根部相邻引脚间连锡，将导致短路且无法修复。芯片外形如图1 所示。

       

图1 试验芯片外形图

3.2工艺流程制定

波峰去金的原理是使用喷嘴喷出的锡波沿着引脚排列的方向依次对引脚进行去金，工艺流程主要包括芯片装夹固定、程序调用、上料、助焊剂喷涂、芯片预热、芯片引脚去金、下料，如图2 所示。

图2 波峰去金工艺流程

3.3绿油涂覆工装设计

国产化芯片引脚均存在细短、引脚密等问题，同时引脚根部无阻焊，在回流去金过程中极易引起根部相邻引脚连锡、短路且无法修复等众多问题，设计绿油涂覆工装，三维模型及实物图如下图3、图4所示。

图3 绿油涂覆工装三维图

图4  绿油涂覆工装实物图

3.4夹具设计

根据波峰去金的原理，需要在去金前对芯片进行可靠、精确的夹持，因此设计了一款芯片装夹工装，如图5 、图6所示。 其中工装由芯片载板、压条、硅胶垫块和不可脱卸螺钉组成。芯片载板为正方形，其上设置有均匀布置的方形凸台，方形凸台上设置有与QFP、SOP 等两边或四边有引脚的贴装芯片尺寸相匹配的凹槽； 硅胶垫块粘贴在压条对应芯片中心的位置，具有一定的弹性和耐热性，可防止损坏芯片； 压条通过不脱卸紧固螺钉与载板上设置的圆柱凸台进行螺纹紧固，保证芯片的有效固定。该工装可同时固定16 个芯片进行去金，以提高去金的效率。

图5  JMX3845夹持工装三维图   

图6 JMX3845夹持工装实物图

该工装设计的芯片锡波喷嘴行走路径如图7所示，即先完成两边引脚的去金，然后拆下压条，旋转90°，重新固定芯片，进行剩余两边引脚的去金。需要注意的是，由于芯片可焊端较短，为了保证工装上各个芯片去金的一致性，工装的加工精度至少为0. 05 mm，且需严格控制各个凸台在X、Y 方向位置的一致性。

图7  JMX3845去金喷嘴移动路径

3.5工艺参数的选择

（1）预热温度、预热时间：在进行波峰去金芯片夹持过程中，根据芯片的材料、大小和厚度选择，保证去金时镀金引线得到充分预热、温度一般选择120～150℃，预热时间约60s。

（2）喷嘴规格：主要涉及到锡波的稳定性，根据选择性波峰焊接设备的实际情况选择锡波最稳定的一款喷嘴，提高去金效果的一致性。

（3）喷嘴去金时的起始位置：喷嘴去金时的起始位置非常重要，最佳的起始位置是锡波的侧面恰好接触引脚可焊端端头，以避免去金过度，焊锡涌入引脚根部造成连锡。

（4）喷嘴去金时的移动速度：喷嘴去金时的移动速度关系到去金的时间和锡波拖动时引脚的脱锡效果，过快或过慢的移动速度都会导致引脚连锡，经反复试验验证，基于ERSA Versaflow选择性波峰焊接设备的移动速度为3mm/s。

3.6结果分析

去金后的芯片如图8所示，可见去金后引脚间无连锡，焊锡也未进入引脚根部区域造成短路，且各个引脚去金的一致性好。

图8 芯片去金后状态

对除金后焊点进行金相切片，并使用扫描电镜观察焊点微观组织，发现焊点为均匀的锡铅合金组织，未发现典型的金锡合金组织；使用能谱仪分析焊点微区的合金成分进行分析，发现金含量小于0.5%wt，无法检测，小于行业内公认3%wt的发生金脆的临界金含量。

       

图9 除金后的芯片引出端剖面形貌

图10除金后的芯片引出端能谱

4 去金工艺的检查与验收

元器件去金完成后，需对去金质量进行检查，满足以下条件为合格产品。

（1）对除金后的焊点进行金相切片试验，确保焊点应为均匀的锡铅合金组织；

（2）使用能谱仪分析焊点微区的合金成分， AuSn4合金含量小于3wt%；

（3）芯片焊接完成后焊点外观符合验收标准，芯片在电路板中的电性能完好。

5 结束语

本文介绍了几种常见的去金方式，分析了各自的优缺点。并通过选取典型封装（QFP100）芯片，分别从工艺流程制定、夹具设计、工艺参数选择、去金结果分析四个方面重点研究了波峰去金方式。同时，对波峰去金过程中的参数控制做出了详细说明，最后阐述了镀金芯片去金的合格判据，为其他封装镀金芯片去金工艺技术的开展提供了重要参考。

参考文献

【1】张伟，石宝松，孙慧等。电子产品元器件去金工艺研究［J］，电子工艺技术， 2013， 34( 5) : 273 － 275。

【2】樊融融，现代电子装联无铅焊接技术[M]. 北京：电子工业出版社，2008。

【3】孙晓伟，程明生，陈该青． Sn-Pb 焊点金脆失效行为研究进展评述［J］，电子工艺技术， 2017， 38( 6) : 315 － 318。

【4】陈正浩，再论镀金引线的除金处理的必要性与可行性[C]，中国电子制造与封装技术年会论文集，2011。

【5】任龙泉，军工产品镀金元器件的除金方法探讨[J]，科技视界，2018(14):16-18。

作者简介：

段乔（1991-），女，工程师，从事精确制导工艺及表面贴装工艺技术研究。