一种高动态直扩收发信机设计实现

陈小均

贵州航天林泉电机有限公司   贵州  贵阳  550000

摘要：本文提出高动态数字收发信机的硬件实现方案，设计了各信号处理模块的结构，并通过基于FPGA的代码编写实现了各模块的功能和逻辑。验证了系统作为数据链底层链路的收发信机的可靠性和稳定性

关键词：接收机；FPGA；快速傅里叶变换；

接收机接收射频信号，经滤波、低噪声放大、AGC、下变频、AD、解调、解扰、解码后，得到发送过来的有用信息。发射机将前级设备发送过来的信息进行编码、扩频、加扰、调制、上变频后得到S波段信号，经滤波、信号匹配、功率放大、隔离保护后，将射频信号送发射天线。

本文依据功能和技术要求，对信号处理器进行设计实现，主要内容包括信号处理器硬件、工作流程、通信体制、直跳扩信号同步、信号处理器时间同步、多速率传输、信号处理器测向以及信号处理器协议设计等。

1、主要功能

收发信机主要功能：

加电后接收控制信息，实现地址码、扩频码及跳频图案的装订；

通过接口控制射频模块中的频综，实现对接收信号的解跳；

完成信号解扩、同步、解调及译码功能；

实现对发射信号的编码、调制发射；

根据协议实现通信接入控制、波束指向控制等管理功能；

根据收发信号提取并输出同步标志信息，完成节点间定时同步；

输出接收功率指示信息，进行链路余量评估；

能够根据信道状态实现不同通信速率切换；

2路信号实现波束角到达度及角速度测量。

2、硬件设计

收发信机涉及到1路前向下变频、1路反向上变频。

按照传统方式，前向链路下变频采用超外差式，需采用2个频综，加上多级滤波、放大电路，电路体积大，不适合本产品。12路返向链路上变频采用混频模式，需要1路独立本振源、混频器等，返向链路体积更大，不适合。

针对收发一体化产品体积大问题，ADI公司推出了AD9361射频(RF)Agile TransceiverTM捷变收发器，其内部集成了独立的2个接收通道和2个发射通道。每个接收(RX)子系统都拥有独立的自动增益控制(AGC)、直流失调校正、正交校正和数字滤波功能，从而消除了在数字基带中提供这些功能的必要性。发射器采用直接变频架构，可实现较高的调制精度和超低的噪声，这种发射器设计带来了行业最佳的TX EVM，数值不到<-40dB，可为外部功率放大器的选择留出可观的系统裕量。

国产化的B9361能完全替代ADI公司的AD9361，通过一片双收双发B9361捷变频器，替代了变频、滤波、放大、ADC/DAC和频率综合器等上变频、下变频通道，合计替代芯片数目超过10片，大幅度提高了集成度，降低功耗、重量和体积。

产品上电后，FPGA读取E2PROM值，返向链路根据调制命令选择对应调制方式，进行BPSK或FSK调制模式，将输出数字基带I/Q比特流发送给捷变频器，进行插值滤波将已调制I/Q的比特流进行D/A转化，同时配置捷变频器输出本振信号，与D/A后比特率进行正交上变频，得到返向输出频率，再根据模式选择对应的滤波、功率放大器链路进行滤波和功率放大，隔离保护后输出；

前向链路接收到射频信号，通过滤波、低噪声放大后，进入捷变频器，由捷变频器将射频信号进行正交下变频并进行A/D变换，得到数字基带信号，通过解调、解扩和解扰，得到前向链路原始信息。如图1：

图1收发信机组成

3、软件设计

收发信机为的嵌入式软件，其主要功能为：

上电读取E2PROM值，配置AD9361，使AD9361工作于指定模式；接收控制指令，根据指令控制频点、PCM码率、调制模式、输出功率；对AD9361接收通道进行下变频、译码、解扩、解扰处理，得到前向数据反馈。如图2为主要功能模块：

图2接收机软件组成

4、结论

本文通过使用频谱仪和嵌入式逻辑分析仪分别验证了发射机与接收机的工作逻辑和实际效果。通过多种验证方式，本文系统能够实现战术高动态收发信机的功能，具有优秀的可靠性和稳定性。

参考文献

[1] 韩泽耀. 高速高性能FFT处理器的VLSI实现研究. 博士学位论文. 浙江大学，

2002.

[2] 邓珊珊，孙义，章立生，莫志锋，谢应科. 2mq的高速FFT处理器设计. 计

算机研究与发展. 2008，45(8)：1430-1438.

[3] 刘亮，王雪静，叶凡等．应用于超宽带系统中的低功耗、高速FFT/IFFT处理

器的设计[J]．通信学报，2009，29(9)：40-45.