数字集成电路设计中的低功耗分析

赵风才 

身份证372423197905231318

摘要：科学技术的发展，促进了我国数字集成电路的发展，随着集成电路设计技术及其应用发展，我国在低压、低功耗模拟集成电路的设计和应用方面取得了较好的成绩。但是，由于多种因素的限制，现阶段我国低压低功耗模拟集成电路设计与国际先进水平相比仍存在较大差距。基于此，本文就数字集成电路设计中的低能耗进行研究，以期可以更好地应用于我国各行各业中。

关键词：低压低功耗；模拟集成电路；设计技术

引言

降低数字集成电路能耗是电子产品发展的动力，同时也是电路设计发展的必然趋势。结合现阶段智能电气数字集成电路的发展情况来看，影响数字集成电路能耗的因素众多，且优化设计相对较为复杂，使得数字集成电路低功耗设计无法取得大跨度进步。通过分解对数字集成电路低功耗设计可测性的方式，进一步加强对数字集成电路低功耗优化设计测试的精准性，为相关测试工作提供帮助。

1集成电路设计的特点

集成电路学科发展极其迅速，衡量其进步的标志主要有芯片中器件结构尺寸的缩小、芯片所含元件数量的增加以及设计应用的针对性开发等。设计者在不断开发、改进和优化电路，但随着电路工作频率提高，电路中会出现很多低频系统中没有遇到过的问题，因此产生了射频集成电路。其中，模拟集成电路设计的流程主要包括电路设计、前仿真、版图绘制和规则检查、后仿真，以及芯片的流片、封装和测试等；数字集成电路设计从前端到后端主要包括硬件描述语言编写、行为级仿真、逻辑综合、版图规划和布局布线、后仿真，以及芯片的流片、封装和测试等。

2主要测试仪器设计方案

2.1基于PXIe总线的硬件仪器架构方案

测试仪器部分由工作站、PXIe外挂控制器及PCIe适配卡、背板及各功能模块组成，工作站与背板通过PXIe外挂控制器及PCIe适配卡通信，系统背板通过PCIe交换芯片和控制器的下行链路与各功能模块进行通信。主要实现工作站与数字测试模块、模拟测试模块、DPS等模块的通信、控制和管理协调，实现功能模块的时钟分配、同步、互联通信以及功能模块状态监测，实现芯片功能、直流参数等的测试。

2.2SOI技术

SOI（Silicon On Insulator）材料结构主要由上层硅、下层硅基板和二氧化硅中间绝缘层构成。硅片的最上层的厚度是比较稳定的，一般是数百纳米的结构。与普通的晶体硅MOS（Metal-Oxide-Semiconductor）结构比较，SOIMOS结构的优势和性能，主要体现在以下方面。第一，SOI由于其漏电流的区域较少，因此其容量也相对较低，同时其最大容量、栅极及二氧化硅埋藏的容量也远小于一般的电容。在一定程度上降低了电容器功耗。这是因为在电平方面，通过对板级的泄漏进行抑制，使设备的功率消耗得以减少。第二，借助SOI器件，可以在电路中选择合适的电压，最好是低于体硅器件的电压，在降低电源电压的同时，可以在一定程度上降低漏电流的晶体硅器件。

2.3软/硬件协同设计

系统功耗皆是硬件单元能耗，但硬件能耗水平受软件运行影响。因此，在电路低功耗设计中，需要对电路系统的功能进行科学分配，需要权衡软硬件的比重，在满足系统应用设计的最低基础上，保障良好的响应速度，数字集成电路的电压应维持在最低值，且最大限度满足时间要求。为此，系统设计人员应当结合规范与自身经验，对数字集成电路系统的性能进行仿真建模，以此评价电路软/硬件低功耗设计性能与功耗是否达到平衡。数字集成电路设计中的软/硬件协调技术，能够有效调用动态电压频率调节技术，以此方式将电路下各电路模块的工作电压与工作频率降至系统的最低要求区间，通过此方式能够进一步降低电路中各电路模块的功耗。另外，借助动态电压频率调节技术还可实现对集成电路的电压动态管理，结合实时嵌入式任务管理服务与操作系统调度程序，辅助系统开发者进行应用场景设计。除此之外，应用上述方法可最大化利用低功耗嵌入式程序对电路动态电源进行功耗管理，及时将软件系统未调用的硬件驱动资源进行停机处理，以此方式进一步降低数字集成电路的功耗。

2.4RC振荡器的设计

考时钟是通过RC振荡器来生成的。另外RC振荡器的计时电阻器包括一正温系数电阻器和一负温因阻。此外，RC的时序电阻器包括为正的NDIFF电阻器，NPOLY为负值。该时延放大器包含修调电路（修调是通过调整Ntemp的数值，即改变计数环状振荡器的时钟信号数目来完成），从而对环状振荡器的时钟信号进行修调和计数，一般采用计数器来完成。

3低压低功耗集成电路未来发展

在我国快速的发展中，人民对电子电器设备的高品质、高质量越来越重视；其中，集成电路发展方向主要是向以下几个方面着力：我们首先采取措施降低电源电压并基于现有技术优化电路拓扑。确保电路在规定的临界供电范围内，降低供电电压。二是研究模拟电路的新工艺，使其与数字电路具有良好的兼容性，以降低随时间推移的漏电流。三是在数模混合电路中，减少数字电路技术的缺点，降低模拟电路工作电压及其工作速度，使其低于数字电路。四是当前，在数字线路中工作电压和工艺制程特性的线宽度还在继续减小，这与摩尔规律是一致的。但是，受各种因素的制约，使得仿真线路的特性线宽度和工作电压降低的速率大大降低。因此，数字模拟电路的工艺兼容是一个很有意义的课题。由于芯片的尺寸及供电电压的降低，使得模拟IC的设计面临许多的问题，因此，准确的元件建模成为了关键。所以，进一步深入的亚微米级的元件建模是未来的发展趋势。

结语

综上所述，通过对现有电路低功耗设计方法的分析，明确常见低功耗设计方法与数字集成电路功耗设计要点，重点对门级层面功耗设计进行分析，并基于分析提出全面的低功耗设计理念，明确软硬件协同设计与报告一致性对数字集成电路低功耗设计的影响。解决数字集成电路设计中前端设计人员在设计过程中易忽略或存在的低级错误，弱化低级问题引发的高功耗连锁反应，并介绍利用EDA工具实现协助低功耗设计、实现、验证以及优化设计方法。

参考文献

[1]米启超,赵红梅.嵌入式微处理器芯片的低功耗设计技术研究[J].电子技术（上海）,2021（1）:4

[2]张博文.纳米级超大规模集成电路芯片低功耗物理设计分析[J].通信电源技术,2020,37（6）:2

[3]刘荣亮,戴澜,孙海燕.低功耗升压芯片设计[J].电子世界,2021（16）:3