简介：本文介绍了一种与PIC16C57单片机兼容的RISC核的生成以及FPGA的实现,所得到的用VerilogHDL语言编写的软核能够用于SOC(系统芯片).

简介：DDR3SDRAM是新一代的内存技术标准，也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本，随着越来越多的SoC系统芯片中集成DDR3接口模块，设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上，设计出DDR3控制器IP软核的整体架构，并使用VerilogHDL语言完成DDR3控制器IP软核。在分析了40nmDDR3PHY测试芯片的基本性能的基础上，设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台，针对设计的具体功能进行仿真验证，并在XilinxXC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读／写操作控制。在EDA仿真环境下，DDR3控制器IP软核的总线利用率达到66．6％。

简介：近日，国家核安全局颁发了一批民用核安全设备设计和制造许可证。科华恒盛成为UPS、充电器、逆变器行业首批同时取得两项证书的企业，标志着公司已完全具备1E级充电器、逆变器、不间断电源在内的核级电源设备的设计和制造资质。

简介：科华恒盛今日宣布，其自主研制的核电厂1E级K3类UPSFR—UK31HD系列设备获得中国机械工业联合会鉴定证书，成为该领域我国首家获此鉴定的企业，填补了国内在该技术领域的空白，

简介：Tensilica日前宣布，授权海思半导体Xtensa系列可配置数据处理器（DPU）及ConnXDSP（数据信号处理）IP核。海思将在网络设备芯片的设计中使用Tensilica的DPU和DSP内核。Tensilica公司的Xtensa系列DPU在提供世界一流DSP性能的同时又拥有卓越的灵活性和可配置性，给予海思半导体产品很强的差异化能力，带给我们极大的竞争优势。