简介:本文首先介绍了指令集模拟器(ISS)的原理与应用,提出了在ISS的建模过程中所要处理的主要问题。然后以ARM7为例讨论了使用C++语言建立周期精确的指令集模拟器的方法。并使用了SystemC封装的方式来解决ISS同系统中其它模块的信息传递和时钟同步问题。将封装后的ISS同存储器一起挂接在AHB总线上,建立了简单的仿真平台。
简介:DDR3SDRAM是新一代的内存技术标准,也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本,随着越来越多的SoC系统芯片中集成DDR3接口模块,设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上,设计出DDR3控制器IP软核的整体架构,并使用VerilogHDL语言完成DDR3控制器IP软核。在分析了40nmDDR3PHY测试芯片的基本性能的基础上,设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台,针对设计的具体功能进行仿真验证,并在XilinxXC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读/写操作控制。在EDA仿真环境下,DDR3控制器IP软核的总线利用率达到66.6%。