简介:USBOn-The-Go技术于2001年年底推出,之后,许多半导体公司陆续推出了支持这一新型标准的芯片解决方案,其中ISP1362主机及外设控制器就是飞利浦公司推出的OTG解决方案系列产品中的一款.文中介绍了ISP1362的芯片结构和ISP1362与外部微处理器的两种总线接口连接模式,PIO和DMA模式,最后结合飞利浦公司的FlexiStackOTG软件包,给出基于ISP1362的嵌入式系统的软件架构,并对其进行了简要分析.
简介:DDR3SDRAM是新一代的内存技术标准,也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本,随着越来越多的SoC系统芯片中集成DDR3接口模块,设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上,设计出DDR3控制器IP软核的整体架构,并使用VerilogHDL语言完成DDR3控制器IP软核。在分析了40nmDDR3PHY测试芯片的基本性能的基础上,设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台,针对设计的具体功能进行仿真验证,并在XilinxXC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读/写操作控制。在EDA仿真环境下,DDR3控制器IP软核的总线利用率达到66.6%。
简介:为了减少复杂设计中可能的亚稳态风险,不少公司都采用工具或人工来检查设计中存在跨时钟域的问题。传统的检查方法只能检查设计中是否做了跨时钟域的处理,却无法检查处理得是否合理,而静态Formal验证技术采用数学穷举的方法,利用断言对设计中的同步器进行快速验证,确保数据的可靠传输,有效避免了一些设计缺陷。Mentor公司的QuestaCDC和Forma1工具可以对设计进行跨时钟域的检查,并可用Formal引擎证明设计中跨时钟域同步器与其断言的一致性,可极大地提高复杂设计的验证效率和鲁棒性。
简介:采用EDA仿真软件Multisim对预放大与判断电路进行仿真测试,利用此软件的仿真分析功能测试电路的电压传输特性曲线。同时,借助华大电子九天EDA工具(Zeni),设计预放大与判断电路的芯片版图,进而对版图仿真。